-AA+A
Questão
Com relação às características temporais das portas lógicas CMOS, pode se afirmar sobre o tempo de subida que:
É o tempo necessário para o sinal digital passar da tensão de valor lógico 1 para o valor de nível lógico 0.
Em geral, é medido quando o sinal varia de 40% a 60% do seu intervalo de variação.
É o atraso do sinal de saída de uma porta lógica
É o tempo necessário para o sinal digital passar da tensão de valor lógico alto para o valor de nível lógico baixo.
É o tempo necessário para o sinal digital passar da tensão de valor lógico baixo para o valor de nível lógico alto.
Você precisa de uma conta no Me Salva! para responder exercícios.